NONVOLATILE MEMORY

Patent Number:

JP8203292

Publication date:

1996-08-09

Inventor(s):

WAKUTSU TOSHIYUKI

Applicant(s)::

FUJI FILM MICRO DEVICE KK; FUJI PHOTO FILM CO LTD

Requested Patent:

JP8203292

Application Number: JP19950013835 19950131

Priority Number(s):

IPC Classification:

G11C29/00; G06F12/16; G11C16/06

EC Classification:

Equivalents:

Abstract

PURPOSE: To prevent occurrence of an error due to deterioration of a memory unit and to attain improvement of reliability by executing substitution of the memory unit when the error is detected from data for access stored in the memory unit.

CONSTITUTION: A control part 7 reads out raw data 4 and ECC data 5 from a block in a flash memory 1 corresponding to a readout address supplied from the outside. When no error is contained in the raw data, the control part 7 reads out the raw data 4 and outputs them outside as data. When any error is contained in the raw data 4, on the other hand, it executes correction of the raw data 4 on the basis of the ECC data 5 and outputs them outside. When it is judged that the error is contained in the raw data 4, a memory cell in the block read out is judged to be deteriorated and a flag 6 is changed from '1' to '0' and written in. The control part 7 judges that the memory cell in the block is deteriorated, and substitutes a reserve block 3 for that block.

Data supplied from the esp@cenet database - 12



(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平8-203292

(43)公開日 平成8年(1996)8月9日

								•		
(51) Int.CL*		識別記号		庁内整理番号	FΙ				技術表示箇所	
G11C	29/00	301	Α							
G06F	12/16	310	P	7623-5B						
G11C	16/06									
					G11C	17/ 00	3 0 9	F		
•					審査請求	未請求	請求項の数 6	OL	(全 9 頁)	
(21)出顯番号		特膜平7 -13835			(71)出版人	(71)出願人 391051588				
						宮士フィ	イルムマイクロラ	デハペイ	ス株式会社	
(22)出顯日		平成7年(1995)	1)	31日	宫城県黒川郡大和町松塘			反平 1	河1丁目6番地	
					(71)出顧人	0000052	01			
		•				富士写真	ミフイルム株式会	社		
						神奈川県	幕南足柄市中招2	10番均	<u>tt</u>	
					(72)発明者	和久津	俊幸	•		
						队川郡大和町松塘	町松坂平1丁目6番地			
						富士フィ	(ルムマイクロラ	デノヤイ	ス株式会社内	

(54) 【発明の名称】 不揮発性メモリ


(57)【要約】

【目的】 記憶データの信頼性が高い不揮発性メモリを 提供するととを目的とする。

【構成】 アクセス用データ(4)を記憶するととができる複数のメモリ単位を有するユーザメモリ単位(2)と該ユーザメモリ単位内のメモリ単位に置き換えて使用するための予備のメモリ単位を有するリザーブメモリ単位(3)を有するメモリ単位アレイ(1)と、エラー検出用データ(5)を記憶するためのエラー検出用メモリと、外部から供給されるアクセス用データを基にエラー検出用データ(5)を生成し、該アクセス用データをメモリ単位アレイに記憶し、該エラー検出用データをエラー検出用メモリに記憶するための手段と、メモリ単位に記憶されているアクセス用データにエラーが含まれているときにはメモリ単位の置き換えを行う手段(7)とを有する。

実施例 [

(74)代理人 弁理士 高橋 数四郎



【特許請求の範囲】

【請求項1】 アクセス用データ(4)を記憶することができる複数のメモリ単位を有するユーザメモリ単位(2)と該ユーザメモリ単位内のメモリ単位に置き換えて使用するための予備のメモリ単位を有するリザーブメモリ単位(3)を有するメモリ単位アレイ(1)と、前記メモリ単位アレイ内のメモリ単位に対応して設けられ、各メモリ単位に記憶されるアクセス用データのエラー検出を行うためのエラー検出用データ(5)を記憶するためのエラー検出用メモリと、

外部から供給されるアクセス用データを基にエラー検出 用データ(5)を生成し、該アクセス用データを前記メ モリ単位アレイに記憶し、該エラー検出用データを前記 エラー検出用メモリに記憶するための書き込み手段 (7)と、

前記エラー検出用メモリに記憶されているエラー検出用データを基に、前記メモリ単位に記憶されているアクセス用データにエラーが含まれているか否かを検出し、エラー検出に基づいて前記メモリ単位アレイ内のメモリ単位を置き換える置き換え手段(7,8)とを有する不揮 20 発性メモリ。

【請求項2】 前記置き換え手段は、エラーを検出した メモリ単位を記憶する記憶手段を有する請求項1記載の 不揮発性メモリ。

【請求項3】 前記置き換え手段は、アクセス用データをメモリ単位アレイに書き込む際に、前記記憶手段を参照し、必要なメモリ単位置き換えを行う請求項2記載の不揮発性メモリ。

【請求項4】 さらに、前記メモリ単位アレイからアク セス用データを読み出す際に、前記エラー検出用メモリ に記憶されているエラー検出用データを基に該アクセス 用データのエラー訂正を行うエラー訂正手段(7)を有 する請求項1~3のいずれかに記載の不揮発性メモリ。 【請求項5】 アクセス用データ(4)を記憶すること ができる複数のメモリ単位を有するユーザメモリ単位 (2)と該ユーザメモリ単位内のメモリ単位に置き換え て使用するための予備のメモリ単位を有するリザーブメ モリ単位(3)を有するメモリ単位アレイ(1)と、前 記メモリ単位アレイ内のメモリ単位に対応して設けられ 前記メモリ単位アレイ内のメモリ単位に記憶されるアク セス用データ(4)のエラー検出を行うためのエラー検 出用データ(5)を記憶するためのエラー検出用メモリ を有する不揮発性メモリへのデータアクセス方法であっ て、

外部から供給されるアクセス用データを基に該アクセス 用データのエラー検出を行うためのエラー検出用データ を生成し、該アクセス用データを前記メモリ単位アレイ 内のメモリ単位に記憶し、該エラー検出用データを前記 対応するメモリ単位のエラー検出用メモリに記憶する工程と、 前記エラー検出用メモリに記憶されているエラー検出用 データを基に、前記メモリ単位に記憶されているアクセ ス用データにエラーが含まれているか否かを検出し、エ ラー検出に基づいて前記メモリ単位アレイ内のメモリ単 位を置き換える工程とを含む不揮発性メモリのデータア クセス方法。

【請求項6】 さらに、前記メモリ単位アレイからアクセス用データを読み出す際に、前記エラー検出用メモリに記憶されているエラー検出用データを基に該アクセス 用データのエラー訂正を行う工程を含む請求項5記載の不揮発性メモリのデータアクセス方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は不揮発性メモリに関し、 特に記憶データの信頼性を高めることのできる不揮発性 メモリに関する。

[0002]

【従来の技術】図5は、従来技術による不揮発性メモリの構成を示す。この不揮発性メモリは、記憶されたデータのエラー検出またはエラー訂正が可能である。以下、エラー検出または訂正のための処理をECCと呼ぶ。ECCには、例えばリードソロモン符号を用いたものがある。

【0003】フラッシュメモリ41は、不揮発性メモリであり、複数のブロックから構成される。ブロックとは、消去を行う最小単位のメモリブロックである。なお、ブロックは、書き込みまたは読み出しを行う最小単位でもある場合について以下説明する。各ブロックは、生データ4とECCデータ5を記憶するための領域を有30 する。例えば、生データ4は、256バイトの大きさであり、ECCデータ5は8バイトの大きさである。

【0004】生データ4は、エラーを含んでいなければ、書き込みデータと同じである。ECCデータ5は、生データ4に含まれるエラーを検出または訂正するためのデータである。生データ4がエラーを含む場合、生データ4をECCデータ5で訂正したデータが読み出される。との場合、生データ4は書き込みデータおよび読み出しデータと異なるものとなる。

【0005】フラッシュメモリ41に書き込みを行う際 40 の動作を説明する。書き込みを行うためのデータは、外 部から制御部47へ、書き込み命令(制御信号) および 書き込みアドレスと共に供給される。書き込みデータ は、1ブロック分のデータであり、例えば256バイト である。

【0006】制御部47は、供給された256バイトの 書き込みデータ(生データ4)を基に、ECC(例え ば、リードソロモン符号)の演算を行い、8バイトのE CCデータ5を生成する。そして、書き込みデータ(生 データ4)とECCデータ5をフラッシュメモリ41に 30 書き込む。書き込みデータは、生データ4として書き込

2

まれる。書き込み時にエラーが発生すると、生データ4 はエラーを含むことになり、書き込みデータと生データ 4は等しくなくなる。書き込まれる場所は、外部から供 給される書き込みアドレスに対応するブロックである。 【0007】以上により、フラッシュメモリ41の特定 ブロックに生データ4とECCデータ5を書き込むこと ができる。次に、フラッシュメモリ41から読み出しを

【0008】読み出しを行う際には、まず、外部から制 御部47へ、読み出し命令(制御信号)および読み出し アドレスが供給される。制御部47は、外部から供給さ れる読み出しアドレスに対応するフラッシュメモリ41 内のブロックから、生データ4とECCデータ5を読み 出す。

【0009】そして、エラー検出またはエラー訂正の処 理を行う。まず、ECCデータ5を基にして、生データ 4にエラーが含まれているか否かの検出を行う。制御部 47は、生データ4にエラーが含まれていなければ、生 データ4をそのまま読み出しデータとして外部へ出力す る。一方、生データ4にエラーが含まれているときに は、ECCデータ5を基に生データ4のエラー訂正を行 って、外部へ読み出しデータとして出力する。

[0010]

行う際の動作を説明する。

【発明が解決しようとする課題】―般に、フラッシュメ モリは、メモリセルの構造上の理由から、書き換え用の アクセス回数が有限回に制限されており、使用するにつ れて劣化して行く。メモリセルは、コントロールゲート とフローティングゲートを有し、絶縁膜を貫通するトン ネル電流を用いてフローティングゲートに電荷を注入し たり、排出することにより、"0"または"1"のデー タを記憶させることができる。例えば、フローティング ゲートに電荷を注入する際には、コントロールゲートに 20 Vの電圧を印加する。

【0011】フローティングゲートに電荷を注入した り、排出したりする処理を繰り返すと、次第にフローテ ィングゲート周辺にある絶縁膜が劣化する。絶縁膜が劣 化すると、その部分から電荷のリークが生じ、データエ ラーの原因になる。

【0012】絶縁膜に劣化が生ずると、そのメモリセル は、エラー発生率が高くなり、エラーの再現性を示す。 また、製造時に、絶縁膜が必要以上に薄く仕上がってし まったときにも、そのメモリセルは、エラー発生率が高 くなる。このようなメモリセルは、使用を避けることが 望ましい。

【0013】以上のエラーは、機能の劣化した特定のメ モリセルから発生する。また、このようなメモリセルと 同じ論理ライン上の別のメモリセルからも、エラーが発 生しやすくなる。その理由を次に説明する。

【0014】論理ラインとは、書き込みまたは読み出し

結ぶワードラインである。論理ラインには、ブロック内 の複数のメモリセルが接続される。それらのメモリセル には、1つの長い共通のコントロールゲートが設けられ ている。フローティングゲートは、各メモリセルに別々 に設けられている。

【0015】ここで、ある論理ラインに接続されている メモリセルのうちの1つが、前述のように劣化したとす る。との論理ライン上において、劣化メモリセルとは別 のメモリセルに書き込みを行う際には、コントロールゲ ートに20 Vの電圧を印加する。コントロールゲート は、論理ライン上のメモリセルの全てが共用する。コン トロールゲートに20Vが印加され、劣化メモリセルの 部分でリークが生じると、コントロールゲートの電圧が 例えば10~15Vに低下してしまう。その結果、同一 論理ライン上において劣化メモリセル以外のメモリセル にも正常な書き込みを行えない確率が高くなる。

【0016】以上の理由により、ある論理ライン上のメ モリセルが劣化してしまうと、同一論理ライン上の別の メモリセルにもエラーが発生しやすくなる。つまり、フ 20 ラッシュメモリ47のあるプロック内の論理ラインに1 ビットでもエラーが発生すると、それ以後は同一論理ラ イン上の他のビットにもエラーが発生しやすくなる。と のような場合は、ブロック全体が劣化したと考え、当該 ブロックの使用を禁止することが望ましい。

【0017】エラーの検出または訂正を行うには、リー ドソロモン符号等のECCを用いる。ECCは、例えば 1ビット訂正・2ビット検出の能力を有する。つまり、 ブロック内の生データ4が1ビットのエラーのみを含む ときには、エラー検出とエラー訂正の両方が可能であ り、正しいデータを読み出すことができる。また、生デ ータ4が2ピットのエラーを含むときには、エラー検出 のみが可能であり、エラー訂正が不可能であるので、正 しいデータを読み出すことができない。

【0018】ECCは、一般的に、エラーのビット数が 少なければ正しいデータに訂正することが可能である が、エラーのビット数が多くなると正しいデータに訂正 することができなくなってしまう。

【0019】同一論理ライン上において、メモリセル劣 化の初期段階では、エラーが発生するビット数が少ない ために、正しいデータを読み出すことができる。しか し、メモリセルの劣化がさらに進むと、エラーが生じる ビット数が増えて、ECCの能力を越えてしまう。こう なると、エラー訂正が行えず、正しいデータを読み出す ことができない。

【0020】本発明の目的は、記憶データの信頼性が高 い不揮発性メモリを提供することである。

[0021]

【課題を解決するための手段】本発明の不揮発性メモリ は、アクセス用データを記憶することができる複数のメ を行う最小単位を示すブロック内のメモリセルを共通に 50 モリ単位を有するユーザメモリ単位と該ユーザメモリ単

位内のメモリ単位に置き換えて使用するための予備のメ モリ単位を有するリザーブメモリ単位を有するメモリ単 位アレイと、メモリ単位アレイ内のメモリ単位に対応し て設けられ、各メモリ単位に記憶されるアクセス用デー タのエラー検出を行うためのエラー検出用データを記憶 するためのエラー検出用メモリと、外部から供給される アクセス用データを基にエラー検出用データを生成し、 該アクセス用データをメモリ単位アレイに記憶し、該エ ラー検出用データをエラー検出用メモリに記憶するため るエラー検出用データを基に、メモリ単位に記憶されて いるアクセス用データにエラーが含まれているか否かを 検出し、エラー検出に基づいてメモリ単位アレイ内のメ モリ単位を置き換える置き換え手段とを有する。

[0022]

【作用】メモリ単位に記憶されるアクセス用データから エラーが検出されると、それに応じてメモリ単位の置き 換えを行うので、メモリ単位の劣化が進む前に当該メモ リ単位の使用を取り止めることができる。

[0023]

【実施例】図1は、本発明の実施例による不揮発性メモ リの構成を示す。フラッシュメモリ1は、不揮発性のメ モリであり、複数のブロックから構成される。ブロック とは、消去を行う最小単位のメモリブロックである。な お、ブロックは、書き込みまたは読み出しを行う最小単 位でもあり、生データ4とECCデータ5の他にフラグ 6を記憶する。例えば、生データ4は256バイト、E CCデータ5は8パイト、フラグ6は1ビットの大きさ である。

【0024】生データ4は、書き込みデータまたは読み 出しデータの生のデータである。 ECCデータ5は、生 データ4に含まれるエラーの検出または訂正を行うため のデータであり、例えばリードソロモン符号等のECC 演算により生成される。

【0025】フラグ6は、ブロック内のメモリセルが劣 化したことを表すフラグである。フラグ6が"1"であ るときには、劣化していないこと表し、フラグ6が

"0"であるときには、劣化していることを表す。フラ ッシュメモリ1の製造時には、全てのメモリセルが消去 状態に初期化される。消去状態では、全データが"1" である。フラグ6も、同様に"1"に初期化される。

【0026】フラッシュメモリ1を構成する複数のプロ ックは、ユーザブロック2とリザーブブロック3に分け られる。ユーザブロック2は、通常ユーザがデータの書 き込みまたは読み出しを行うことができるブロックであ る。リザーブブロック3は、使用中のブロック内のメモ リセルが劣化したときに、その劣化したブロックに代え て使用するための予備のブロックである。

【0027】 ここでは、ユーザブロック2とリザーブブ ロック3を同一のフラッシュメモリデバイス内に設ける 50 る。

場合を示したが、異なるフラッシュメモリデバイスに分 けて設けるようにしてもよい。

【0028】まず、フラッシュメモリ1に書き込みを行 う際の動作を説明する。書き込みデータは、外部から制 御部7へ、書き込み命令(制御信号)および書き込みア ドレスと共に供給される。書き込みデータは、1プロッ ク分のデータであり、例えば256バイトである。

【0029】制御部7は、外部から供給された書き込み データ(生データ4)を基に、例えばリードソロモン符 の書き込み手段と、エラー検出用メモリに記憶されてい 10 号等のECC演算を行い、ECCデータ5を生成する。 そして、書き込みデータ(生データ4)とECCデータ 5をフラッシュメモリ1に書き込む。書き込みデータ は、生データ4として書き込まれる。書き込まれる場所 は、外部から供給される書き込みアドレスに対応するブ ロックである。

> 【0030】以上により、フラッシュメモリ1の所望の ブロックに生データ4とECCデータ5を書き込むこと ができる。初期時には、フラグ6は"1"であり、メモ リセルは劣化していないので、初回の書き込み時には、 20 フラグ6に関する処理は行わなくてよい。

【0031】次に、フラッシュメモリ1から読み出しを 行う際の動作を説明する。読み出しを行う際には、外部 から制御部7へ、読み出し命令(制御信号) および読み 出しアドレスが供給される。制御部7は、外部から供給 される読み出しアドレスに対応するフラッシュメモリ1 内のブロックから、生データ4とECCデータ5を読み 出す。

【0032】そして、エラー検出またはエラー訂正を行 うために、ECCデータ5を基にして、生データ4にエ ラーが含まれているか否かの検出を行う。制御部7は、 生データ4にエラーが含まれていなければ、生データ4 を読み出しデータとして外部へそのまま出力する。

【0033】一方、生データ4にエラーが含まれている ときには、ECCデータ5を基に生データ4のエラー訂 正を行って、外部へ読み出しデータとして出力する。生 データ4にエラーが含まれていると判断されたときに は、読み出したブロック内のメモリセルに劣化が生じた ものと判断して、フラグ6を"1"から"0"に変更し て書き込む。メモリセルが劣化したときの実質的な処理 40 は、次回にそのブロックに書き込みを行う際に行われ る。とこでは、フラグ6の変更のみを行う。

【0034】フラグ6が初期時から"1"のままであれ は、前述と同様に通常の書き込み処理を行う。フラグ6 が"1"から"0"に変更された後の書き込み処理を次 に説明する。

【0035】外部から指示された書き込みアドレスに対 応するブロックのフラグ6が"0"であるときには、制 御部7は、当該ブロック内のメモリセルが劣化したと判 断して、当該ブロックをリザーブブロック3に置き換え

【0036】次に、ブロックの置き換え方法について説明する。ブロック置換テーブル8は、不揮発性のメモリであり、論理アドレスから物理アドレスへの変換を行うためのテーブルであり、論理アドレスと物理アドレスが対応付けられている。制御部7は、外部から論理アドレスが供給されると、ブロック置換テーブル8を用いて、論理アドレスから物理アドレスへの変換を行う。物理アドレスにより、フラッシュメモリ1内のブロックが特定される。

【0037】初期時において、ブロック置換テーブル8内の物理アドレスは、全てユーザブロック2の物理アドレスを指している。その後、ブロックの置き換えが指示されると、対応するブロックの物理アドレスがリザーブブロック3の物理アドレスに書き換えられる。物理アドレスが書き換えられた後は、リザーブブロック3のブロックに対して書き込みまたは読み出しが行われる。

【0038】次に、フラッシュメモリへの読み出しおよび書き込みの処理手順をフローチャートを参照しながら説明する。図2は、フラッシュメモリからデータを読み出す際の処理を示すフローチャートである。

【0039】ステップS1では、外部から供給される読み出しアドレスに対応するブロックから生データ4、ECCデータ5、フラグ6を読み出す。ステップS2では、ECCデータ5を用いて、生データ4にエラーが含まれているか否かをチェックする(エラー検出)。エラーが含まれているときには、ECCデータ5を用いて、生データ4のエラー訂正を行い、正しいデータに復元する。生データ4にエラーが含まれていないときには、エラー訂正を行う必要はない。

【0040】ステップS3では、正しいデータ(生データ4または訂正されたデータ)を外部へ読み出しデータとして出力する。ステップS4では、ステップS2においてエラーが検出されたか否かをチェックする。エラーが検出されていないときには、読み出したブロック内のメモリセルが劣化していないと判断して、そのまま処理を終了する。一方、エラーが検出されたときには、ブロック内のメモリセルが劣化し始めたと判断して、ステップS5へ進む。

【0041】ステップS5では、ステップS1で読み出されたフラグ6の値をチェックする。フラグ6の初期値 40は"1"である。フラグ6が"1"であるときには、ステップS6へ進み、フラグ値を"1"から"0"に変更して、フラッシュメモリ1に書き込む。フラグ値"0"は、プロック内のメモリセルが劣化したことを示す。一方、読み出したフラグ6が既に"0"であるときには、フラグ値を変更する必要がない。以上のフラグ6の処理を行って、読み出し全体の処理は終了する。

【0042】なお、ステップS4では、生データ4から 1ビットでもエラーが検出されれば、フラグ6を変更す るものとした。しかし、エラーの発生は、メモリセルの 50 劣化以外に、偶発的に発生するものもある。偶発的なエラーは、メモリセルの劣化の場合とは異なり再現性がないので、フラグの変更(ブロックの置き換え)を行わなくてもよい。そこで、2ビット訂正・3ビット検出以上の能力を有するECCを用いて、ステップS4では、生データ4に2ビット以上のエラーが検出されるときのみ、フラグ6を変更するようにしてもよい。

【0043】図3は、フラッシュメモリにデータを書き込む際の処理を示すフローチャートである。ステップS11では、外部から供給される書き込みアドレスに対応するブロックのフラグ6を読み出す。

【0044】ステップS12では、読み出したフラグ6の値をチェックする。フラグ6が"1"であるときには、これから書き込むべきブロック内のメモリセルが未だ劣化していないことを示すので、ブロックの置き換えを行わずに、ステップS15へ進む。一方、フラグ6が"0"であるときには、書き込むべきブロック内のメモリセルが劣化していることを示すので、ステップS13へ進む。

20 【0045】ステップS13では、ブロックの置き換えを行う。ブロックの置き換えは、ブロック置換テーブル8(図1)の物理アドレスをリザーブブロック3の物理アドレスに書き換えることにより行う。

【0046】ステップS14では、ブロックの置き換え に必要なその他の情報を登録する。例えば、置き換えられた元のブロックは使用不可能である旨の情報、または 置き換え先のブロック(リザーブブロック3)は現在使用中である旨の情報等を登録する。以後、ブロックの置き換えを行う際には、未使用のリザーブブロック3の中のいずれか1つに置き換える。以上のブロック置き換えを行った後に、ステップS15へ進む。

【0047】ステップS15では、外部から供給される書き込みデータを基にして、リードソロモン符号等のECC演算を行い、ECCデータ5を生成する。ステップS16では、フラッシュメモリの性質上の理由から一度プロックのデータを消去した後に、外部から供給される書き込みアドレスに対応するプロックに生データ4、ECCデータ5、フラグ6の書き込みを行う。

【0048】外部から供給される論理アドレスは、ブロック置換テーブル8により物理アドレスに変換されて、書き込みブロックを特定する。この際、ステップS13において、ブロックの置き換えが行われているときには、置き換え後の新しいブロックに書き込みが行われる。

【0049】生データ4は、外部から供給される書き込みデータであり、ECCデータ5は前ステップで生成されたデータである。フラグ6は、ブロック置き換え(ステップS13)が行われたか否かを問わずに"1"である。ブロックの置き換えが行われていないときには、フラグ6が"1"であるので、変更せずに"1"のまま書

10

き込めばよい。また、ブロックの置き換えが行われたと きには、フラグ6を初期値"1"にすればよいので、や はり"1"を書き込めばよい。以上により、書き込み全 体の処理は終了する。

【0050】なお、読み出し時にエラーが検出される と、フラグ6は"1"から"0"に変更され、次回その ブロックに書き込みを行う際にブロックの置き換えを行 う例を以上示したが、読み出し時にエラーが検出された ときには、次回の書き込み時まで待たず直ちにブロック を置き換えるようにしてもよい。その際には、ブロック 10 置換テーブル8の物理アドレスを書き換える他に、元の ブロックのデータを新しいブロックに全てコピーする必 要がある。このようにしたときには、フラグ6は必ずし も必要でない。

【0051】図4は、本発明の他の実施例による不揮発 性メモリの構成を示す。先の実施例では、フラッシュメ モリに生データ4、ECCデータ5、フラグ6を記憶さ せる場合について説明した。しかし、汎用的なフラッシ ュメモリは、例えば1ブロックが256バイトの生デー タ4のみを記憶する構成を有する。そこで、汎用的なフ 20 ラッシュメモリ21を用いた場合について説明する。

【0052】フラッシュメモリ21は、複数のブロック から構成され、各ブロックは、例えば256バイトの生 データ4を記憶することができる。フラッシュメモリ2 1を構成する複数ブロックは、ユーザブロック22とリ ザーブブロック23に分けられる。

【0053】メモリ29は、不揮発性のメモリであり、 フラッシュメモリ21の各ブロックに対応するECCデ ータ5とフラグ6を記憶するための領域を有する。フラ ッシュメモリ21のユーザブロック22とリザーブブロ ック23の全てのブロックに対応するECCデータ5と フラグ6がメモリ29に記憶される。

【0054】初回の書き込みの際、制御部27は、外部 から供給される書き込みデータを基に、ECCデータ5 を生成する。そして、書き込みデータを生データ4とし てフラッシュメモリ21に書き込み、ECCデータ5を メモリ29に書き込む。プロック置換テーブル28は、 論理アドレスから物理アドレスへの変換を行う。

【0055】読み出しを行う際には、制御部27は、フ ラッシュメモリ21から生データ4を、メモリ29から ECCデータ5とフラグ6を読み出し、エラー検出およ びエラー訂正を行う。エラーが検出されたときには、フ ラグ6を"1"から"0"に変更してメモリ29に書き 込む。

【0056】その後、書き込みを行う際には、メモリ2 9内の書き込みブロックに対応するフラグ6をチェック する。フラグ6が"0"のときには、ブロック置換テー ブル28を書き換えて、ブロックの置き換えを行う。

【0057】以上のように、フラッシュメモリ21に生 データ4のみを記憶させるときには、他のメモリ29に 50 メモリ単位に記憶されるアクセス用データからエラーが

ECCデータ5およびフラグ6を記憶させることによ り、上述の実施例同様の機能を実現することができる。 この他、フラッシュメモリに生データ4とECCデータ 5のみを記憶させ、他のメモリにフラグ6を記憶させる 等の任意の組み合わせを行うこともできる。

【0058】以上の実施例によれば、ブロック内にエラ ーが検出されたときにそのブロックの置き換えを行うの で、ECCの能力(エラー訂正能力)を越える多数ビッ トのエラーの発生を防ぐことができる。例えば、メモリ セル劣化の初期段階にブロックの置き換えを行うことに より、多数ビットのエラーの発生を防げる。例えエラー が発生したとしても少数ビットであれば、ECCにより エラー訂正が可能であるので正しいデータを読み出すと とができ、フラッシュメモリの記憶データの信頼性を高 めることができる。

【0059】なお、エラーには再現性のあるものとない ものがある。再現性がないものについては、同一ブロッ ク内で多数のエラービットが発生しにくく、ブロックの 置き換えを行わなくてもよい。本実施例では、フラグ6 が"1"または"0"を表すものとしたが、フラグ6の 代わりにカウンタレジスタを用いて、同一ブロック内で 連続してエラーが発生した回数をカウントし、記憶させ るようにしてもよい。所定の回数だけ連続してエラーが 発生したときには、再現性のあるエラーであると判断し て、そのときのみブロックの置き換えをすればよい。こ れにより、再現性のないエラーが発生した際の無駄なブ ロック置き換えがなくなる。

【0060】また、ブロックからエラーが検出されたと きにブロック置き換えを行うので、リードソロモン符号 等のECCの他に、エラー訂正機能を有さず、エラー検 出機能のみを有する符号方法により、ECCデータを生 成するようにしてもよい。

【0061】さらに、本実施例では、読み出しまたは書 き込みのためのメモリ単位と、消去のためのメモリ単位 が同じ場合について説明したが、必ずしも同じである必 要はない。例えば、消去単位は、読み書き単位の8つ分 であってもよい。その場合、メモリの置き換えは、一般 的に消去単位のブロックで行われる。

【0062】本実施例では、不揮発性メモリとしてフラ ッシュメモリの場合について述べたが、フラッシュメモ リ以外でもデータ書き換え可能な不揮発性メモリであれ ば適用可能であり、この不揮発性メモリをメモリカード として用いることもできる。

【0063】以上実施例に沿って本発明を説明したが、 本発明はこれらに制限されるものではない。例えば、種 々の変更、改良、組み合わせ等が可能なことは当業者に 自明であろう。

[0064]

【発明の効果】以上説明したように、本発明によれば、

検出されると、それに応じてメモリ単位の置き換えを行 うので、早期にメモリ単位の劣化を検知して、メモリ単 位の劣化によるエラーの発生を防止し、不揮発性メモリ の信頼性を向上させることができる。

【図面の簡単な説明】


【図1】本発明の実施例による不揮発性メモリの構成を 示すブロック図である。

【図2】 フラッシュメモリからデータを読み出す際の処 理を示すフローチャートである。

【図3】フラッシュメモリにデータを書き込む際の処理 10 6 フラグ を示すフローチャートである。

【図4】本発明の他の実施例による不揮発性メモリの構*

【図1】



*成を示すブロック図である。

【図5】従来技術による不揮発性メモリの構成を示すブ ロック図である。


12

【符号の説明】

- 1、21、41 フラッシュメモリ
- 2,22 ユーザブロック
- 3, 23 リザーブブロック
- 4 生データ
- 5 ECCデータ
- 7, 27, 47 制御部
- 8,28 ブロック置き換えテーブル


[図2]

フラッシュメモリからの読み出し




【図3】

フラッシュメモリへの書き込み



【図4】

実施例 2



【図5】

従来技術

